TY  - THES
AU  - Mora Losada, Rubén de
A3  - Chaver Martínez, Daniel Ángel
A3  - Castro Rodríguez, Fernando
PY  - 2025
UR  - https://hdl.handle.net/20.500.14352/124127
AB  - Este trabajo presenta la evaluación y calibración de un núcleo de procesador RISC-V mediante el refinamiento de su comportamiento en simulación con respecto a su ejecución real en una FPGA. El proyecto se centra en el núcleo CVW-Wally, un procesador...
AB  - This work presents the evaluation and calibration of a RISC-V processor core by aligning its behavior in simulation with that observed on a real FPGA implementation. The project focuses on the CVW-Wally core, a 64-bit open-source processor designed...
LA  - eng
KW  - RISC-V
KW  - Wally
KW  - CVA6
KW  - Gem5
KW  - FPGA
KW  - Calibración
KW  - Contadores hardware
KW  - PolyBench
KW  - RISC-V
KW  - Wally
KW  - CVA6
KW  - Gem5
KW  - FPGA
KW  - Calibration
KW  - Performance counters
KW  - Simulation
KW  - PolyBench
TI  - Calibración y evaluación de cores RISC-V en entornos de simulación y FPGAs
M3  - bachelor thesis
ER  -