RT Generic
T1 Entrenador RISC-V
T2 RISC-V trainer
A1 Fabero Jiménez, Juan Carlos
A1 Mendías Cuadros, José Manuel
A1 León González, Daniel
A1 Mecha López, Hortensia
A1 Mozos Muñoz, Daniel
A1 Clemente Barreira, Juan Antonio
AB Se ha desarrollado una placa basada en RISC-V, en concreto en el ESP32-C3 de Espressif, dotada con periféricos diversos para las asignaturas relacionadas con la Estructura de Computadores en la Facultad de Informática.
YR 2022
FD 2022-12-02
LK https://hdl.handle.net/20.500.14352/2995
UL https://hdl.handle.net/20.500.14352/2995
LA spa
DS Docta Complutense
RD 7 may 2024