TY  - THES
AU  - Belda Beneyto, María José
A3  - Olcoz Herrero, Katzalin
A3  - Castro Rodríguez, Fernando
PY  - 2020
UR  - https://hdl.handle.net/20.500.14352/10304
AB  - En este trabajo se explora la arquitectura RISC-V, el core Rocket que la implementa y la herramienta Rocket-chip que nos permite diseñar microarquitecturas y generar un emulador de estas. Estos emuladores simulan la ejecución ciclo a ciclo de un...
AB  - This work explores the RISC-V architecture, the Rocket core that implements it and the Rocket-chip tool that allows us to design microarchitectures and generate an emulator of these. These emulators simulate the cycle-by-cycle execution of a program...
LA  - spa
KW  - RISC-V
KW  - Rocket-chip
KW  - Caché
KW  - Cache
TI  - Generación de cores basados en RISC-V y exploración arquitectónica de las memorias caché usando Rocket Chip Generator
T2  - Generator RISC-V based core generation and architectural exploration of caches using Rocket Chip Generator
M3  - bachelor thesis
ER  -