TY  - GEN
AU  - Sánchez-Velisco Sánchez, Carlos
AU  - García Martínez, Antonio José
AU  - Fernández Maiquez, David
A4  - Mecha López, Hortensia
PY  - 2010
UR  - https://hdl.handle.net/20.500.14352/46061
AB  - El objeto de este proyecto es el desarrollo de un entorno para inyectar errores en una FPGA, en este caso del modelo Virtex II Pro‐ y así evaluar el posible impacto que pueden tener las alteraciones en la memoria de configuración de un dispositivo...
LA  - spa
KW  - FPGAs
KW  - Virtex II Pro-
KW  - Memoria de configuración
KW  - Celda RAM
KW  - Detección de errores
KW  - VHDL
TI  - Diseño de un entorno para la inserción y detección deerrores en sistemas basados en FPGAs
TY  - coursework
ER  -