RT Generic
T1 Diseño de una herramienta de generación de arquitecturas deinterconexionado para una plataforma de emulaciónmultiprocesador sobre FPGA
A1 Castiñeiras Pérez, Ignacio
A1 Gutiérrez Muñoz, Laura
A1 Martín Moreno, Sergio
AB Nuestro proyectro consiste en la creación de una herramienta de generación dearquitecturas de interconexionado para una plataforma de emulación multiprocesadorsobre FPGA. Actualmente los sistemas en chip (SoC) son cada vez más complejos, por la gran cantidad de componentes prediseñados que lo conforman. Necesitamos que los diferentes componentes del SoC puedan enviarse información. La alternativa, llamémosla más “clásica”, consistía en que los procesadores y los dispositivos de memoria se comunicaran mediante buses. Pero, a medida que el tamaño de los SoC crece, esta vía sufre problemas de escalabilidad de los buses, además de una longitud cada vez mayor de las conexiones. Las redes en chip, NoC, representan una variante fiable de interconexión, extrapolando algunos de los conceptos de las redes de computadores a la interconexión de múltiples IP-Cores difundidos sobre un sustrato común. Es en este punto donde cobra sentido nuestro proyecto, como soporte gráfico que dé un aspecto visual más amigable al arduo trabajo de elegir que diseño de red confeccionar, como estructurar esta red, y como observar de un plumazo algunos de los resultados obtenidos al simular de esta red.[ABSTRACT]In the last years, the growing of the Systems on Chip (SoC) has shown a problem with theinterconnection with buses. It becomes a bottleneck due to the poor scalability of thebuses. Because of that a new way of interconnection, Network-on-chip (NoC), has beendeveloped. NoCs uses the idea of the computer network to implement a similar solution tomake the interconnections in SoCs.Unfortunately, NoC development is a hard task. In the last times have been developedsome tools, such as SunFloor or XpipesCompiler that brings a great help to the NoCdesigner. But these applications only generate and compile topologies, and it was such ahard task. With NoCdificador we try to develop a tool that helps the NoC designer tomodify his NoCs in a completely safe way.But NoCdificador is not only a NoC modifier. It also controls the correctness of the network,can generate new networks from the beginning, can create or edit SunFloor input filesand then invoke SunFloor. With NoCdificador, a topology can be simulated withXpipesCompiler and simulated with MPARM. And one of the most attractive features ofthis tool is the different statistics shown for the same network: simulated with AMBA (businterconnection) and Xpipes (NoC interconnection), and even a graphic comparativebetween both simulations.Our application has been developed in Java. One of the requirements of the programwas that it had to be multiplatform, so we chose the multiplatform language we knew thebest.
YR 2007
FD 2007
LK https://hdl.handle.net/20.500.14352/54215
UL https://hdl.handle.net/20.500.14352/54215
LA spa
NO Trabajos de la asignatura de Sistemas Informáticos (Facultad de Informática, Curso 2006-2007)
DS Docta Complutense
RD 6 abr 2025