TY  - GEN
AU  - Foruria Casajús, Miguel Angel
AU  - Blake Otero, Daniel
A4  - Lanchares Dávila, Juan
PY  - 2008
UR  - https://hdl.handle.net/20.500.14352/54366
AB  - Sim-async modela la micro-arquitectura de un procesador superescalartotalmente asíncrono de 64-bits con ejecución fuera de orden y especulativa deinstrucciones. El trabajo realizado consiste en un conjunto de modificaciones concretasrealizadas al...
LA  - spa
KW  - Procesador
KW  - Simulación
KW  - asíncrono
KW  - Sim-async
KW  - Arquitectura
KW  - Microarquitectura
KW  - SPEC
KW  - Función de distribución
KW  - Sincronización
KW  - Comunicación
TI  - Modificaciones al simulador SIM-ASYNC
TY  - coursework
ER  -