RT Generic
T1 Framework para el desArroLLo ágIl de código RTL orientAdo a programadores software, ingeNieros y CiEntíficos (ALLIANCE)
T2 Agile development of RTL code oriented to software programmers, engineers and scientists
A1 Botella Juan, Guillermo
A1 Barrio García, Alberto Antonio del
A1 Recas Piorno, Joaquín
A1 García Sánchez, Carlos
A1 Ezquerro Rodríguez, José Miguel
A1 Roa Romero, Carlos
A1 Fariña Fernández, Daniel
A1 López Alonso, José Manuel
A1 Cao García, Francisco Javier
A1 Sierra López, Ángel
AB Las FPGAs en el contexto científico tienen una gran importancia debido a su capacidad de procesamiento paralelo, sus características de bajo coste y bajo consumo como plataformas de aceleración. Compañias bien conocidas y establecidas en el desarrollo de herramientas científicas como Mathworks han desarrollado herramientas de síntesis de alto nivel que acelera el proceso de diseño. El siguiente proyecto de Innovación docente hace uso de estas herramientas para desarrollar una plataforma de aceleración útil en contextos educativos (específicamente en asignaturas científico técnicas impartidas en la UCM). Se genera un entorno basado en el paradigma FPGA-in-the-Loop mediante Simulink que permite ejecutar los modelos directamente en la FPGA. Se presentarán resultados que darán cuenta de precisión, performance, asimismo se establecerán comparativas respecto a modelos usando un paradigma de desarrollo clásico.
AB FPGAs are of great importance due to their parallel processing capability, low-cost features and low power consumption as acceleration platforms. Well-known and established vendors in the scope of scientific programming such Mathworks have developed high-level synthesis tools towards accelerating the design process. The following Innovation Project uses these tools to develop a useful acceleration platform valid for educational contexts (specifically in scientific and technical subjects taught at the UCM). An environment based on the FPGA-in-the-Loop paradigm is generated through Simulink, which allows executing the models directly in the FPGA. The results presented here will face up the accuracy, performance aspects. Besides, many comparisons against models that use a classical development paradigm will be presented.
YR 2018
FD 2018-09-28
LK https://hdl.handle.net/20.500.14352/14748
UL https://hdl.handle.net/20.500.14352/14748
LA spa
DS Docta Complutense
RD 23 jul 2024