RT Generic
T1 Implementación de un planificador detareas para multitarea hardware sobreun procesador empotrado
A1 Fernández Sánchez, Isabel
A1 Morales Rodriguez, Ángel
A1 Salgado Rivera, Marta
AB El objetivo del proyecto es programar un planificador de tareas sobre unprocesador empotrado en una FPGA (field programmable gate array), dispositivosemiconductor que contiene componentes lógicos programables e interconexionesprogramables entre ellos, que gestione la carga de tareas hardware sobre dichodispositivo de acuerdo con un algoritmo basado en la división de la FPGA enparticiones de distinto tamaño.Este algoritmo consistirá en asignar la partición en la que se va a ejecutar cadatarea, antes de que la tarea llegue al procesador. El lenguaje de programación utilizadopara programar este algoritmo es C.La implementación se realizará en una placa de prototipado que dispone de unaFPGA Virtex II Pro.[ABSTRACT]The goal of our Project is to programme HW task schedular in a embeddedprocessor in a FPGA ((field programmable gate array), semiconductor device whichcontains logical programming components and programming interconnections betweenthem, to administer the hardware tasks load in this device according to an algorithmbased on the FPGA’s partition where every partition will have different size.This algorithm chooses the partition where every task is going to be executedbefore being processed by the embedded processor. The lenguage of programming thatwe used is C.The implementation will be carried out in an environment that contains a FPGAVirtex II Pro.
YR 2007
FD 2007
LK https://hdl.handle.net/20.500.14352/54321
UL https://hdl.handle.net/20.500.14352/54321
LA spa
NO Trabajo de la asignatura Sistemas Informáticos (Facultad de Informática, Curso 2006-2007)
DS Docta Complutense
RD 11 abr 2025