TY  - THES
AU  - Salmador Merino, Carlos Adrián
A3  - Del Barrio García, Alberto Antonio
A3  - Murillo Montero, Raúl
PY  - 2025
UR  - https://hdl.handle.net/20.500.14352/124239
AB  - Debido a la creciente relevancia que están adquiriendo diseños hardware basados en arquitecturas que hacen uso de la ISA RISC-V, en este TFG se va a evaluar el núcleo CV32E40P, analizando su arquitectura, pipeline e implementación. Asimismo, van a...
LA  - spa
KW  - ASIC
KW  - RISC-V
KW  - CV32E40P
KW  - Herramientas de simulación
KW  - Verificación
KW  - Síntesis lógica
KW  - Flujo de diseño ASIC
KW  - Simulation tools
KW  - Verification
KW  - Logical synthesis
KW  - ASIC  design flow
TI  - Evaluación de arquitecturas basadas en la ISA RISC‐V
M3  - bachelor thesis
ER  -