TY  - THES
AU  - Román Mikkilä, Isabel
A3  - Garnica Alcázar, Antonio Óscar
PY  - 2025
UR  - https://hdl.handle.net/20.500.14352/124070
AB  - El propósito de este Trabajo de Fin de Grado es estudiar la posible mejora de la tolerancia a fallos de un procesador RISC-V mediante reconfiguración parcial dinámica.Para ello, se desarrolla un modelo de simulación en Python que permite evaluar el...
AB  - This Bachelor’s Final Project aims to explore the potential improvement of fault tolerance in a RISC-V processor through partial dynamic partial reconfiguration.To this end, a Python-based simulation model has been developed to evaluate the system’s...
LA  - eng
KW  - RISC-V
KW  - Reconfiguración parcial dinámica
KW  - NoC
KW  - DFX
KW  - RTL
KW  - FPGA
KW  - RISC-V
KW  - Dynamic Partial Reconfiguration
KW  - NoC
KW  - DFX
KW  - RTL
KW  - FPGA
TI  - Mejora de la tolerancia a fallos de un procesador RISC-V mediante reconfiguración dinámica en FPGAs
M3  - bachelor thesis
ER  -