RT Generic
T1 Desarrollo de una plataforma de emulación de sistemas empotrados multiprocesador
A1 García del Valle, Pablo
A1 García Flores, Fco. Javier
A1 Andrés Pérez, Esther
AB En los últimos años han aparecido necesidades en la industria modernay en la electrónica de consumo que no han podido ser satisfechas conlos sistemas hardware o software habituales. La mayoría de estasaplicaciones vienen determinadas por el auge del sector multimedia yla tendencia a portabilizar sistemas cada vez más complejos.Actualmente, resulta de vital importancia desarrollar una metodologíade diseño capaz de abordar dicha complejidad dentro de laspequeñas ventanas de tiempo que permite la dinámica empresarial ylas restricciones de mercado. Esta metodología de diseño debe soportarla realización rápida de prototipos de sistemas empotrados y tener encuenta las últimas tendencias aparecidas, en especial laimplementación bajo nuevas restricciones como es la minimización deconsumo.Si precisamente nos centramos en la minimización de consumo deenergía, es necesario notar que la arquitectura del sistema de memoriade los sistemas empotrados tiene un gran impacto en el mismo.Además, investigaciones recientes han demostrado la utilidad depequeñas memorias SRAM adicionales cercanas al procesador y concontrol totalmente software (scratchpad) lo que ha producido laaparición de este tipo de memorias en todas las arquitecturas de últimageneración. A pesar de este importante soporte hardware, se hademostrado que el diseño del subsistema de memoria en un sistemaempotrado debe estar de acuerdo con el subconjunto específico deaplicaciones que se desea ejecutar ya que en caso contrario elrendimiento global puede degradarse severamente y, al mismo tiempo,ser causa de un grave derroche energético, que puede llegar hasta un70% en algunas aplicaciones. [Ref. 2]Por ello, se plantea en este proyecto el estudio de las necesidades deuso de memoria dinámica de los nuevos sistemas empotradosmultimedia de altas prestaciones y para ello, la construcción de unaplataforma de emulación hardware que implemente una jerarquía dememoria específica, que permita la extracción de diferentesestadísticas de acceso a los distintos niveles de la jerarquía de memoriapropuesta, y la posterior obtención de conclusiones y resultados a partirde los datos obtenidos.[ABSTRACT]In the last years, the requirements of consumer markets in embeddeddevices have put a lot of pressure in the semiconductor industry.Presently, due to the exponential rise in the silicon available in latestchips, these new consumer embedded systems must provide a largerange of multimedia services at a very cheap price and with a very shorttime-to-market. Furthermore the boom in the multimedia sector to makeportable systems adds even more complexity to this design flow. As aresult, current design methodologies for the electronic world are not ableto efficiently tackle such complex framework. Thus, new solutions need tobe found to correctly design the hardware and software componentsinvolved in these forthcoming embedded systems. Precisely, it is vital todevelop new versatile methodologies to prototype and evaluate newembedded designs, which can easily adjust to the latest tendencies anddesign metrics within thriving this domain, for instance the minimization ofenergy consumption.Within this context, very recently it has been proven that a key issue toachieve the minimization of energy consumed is the correct design ofthe architecture and management of the memory hierarchy ofembedded systems. For example, recent research in this field has shownthe benefits of including small software-controlled memories near theprocessor (i.e. scratchpad memories), which has translated into theinclusion of this type of memory in the recent generations of embeddedsystems.In addition, apart from adjusting the hardware of embedded systems, ithas been shown that an optimal design of the memory system in aembedded system requires its tuning for the specific subset ofapplications desired to be executed. Otherwise, the performance canbe degraded severely compared to an optimal design, and, at thesame time, it can cause a serious waste of energy, namely, up to a 70%in some applications.As a consequence of all the previous limitations, this project tries to aiddesigners of embedded systems by providing a completehardware/software framework for the evaluation and management ofthe memory subsystem by the embedded software. From the hardwarepoint of view, this framework is built on top of a Xilinx Virtex-II Pro FPGAboard to allow the multiple re-synthesis of memory-specific hierarchies,which replace the memory system of the actual embedded systemunder study and the extraction of a wide range of statistics from thedifferent levels of its memory hierarchy (i.e. scratchpad, data cache andmain memory). From the software point of view, the framework includesSistemas Informáticos 2004-20059a complete tool-chain for the hard-core PowerPC processor present inthe employed Virtex-II Pro board, which enables an easy compilation ofC code of the different real-life applications to be included in thesystem. Hence, making feasible the evaluation of the memory hierarchyfor each instance of possible input in the system, and the extraction ofconsistent conclusions according to the data obtained.
YR 2005
FD 2005
LK https://hdl.handle.net/20.500.14352/54262
UL https://hdl.handle.net/20.500.14352/54262
LA spa
NO Trabajo de clase de la asignatura Sistemas Informáticos (Facultad de Informática, Curso 2004-2005)
DS Docta Complutense
RD 29 abr 2024