TY  - THES
AU  - Sánchez Delgado, Raquel
A3  - Mecha López, Hortensia
PY  - 2007
UR  - https://hdl.handle.net/20.500.14352/54513
AB  - El proyecto consiste en una simulación de un gestor para tareas que han de ejecutarse en una FPGA. Para manejar el espacio libre disponible para ubicar las tareas dentro de la FPGA, se propone una estructura de datos, llamada Conjunto de Listas de...
LA  - spa
KW  - Hardware dinámicamente reconfigurable
KW  - 2D
KW  - Gestor de tareas
KW  - FPGA
KW  - Conjunto de Listas de Vértices
KW  - VLS
TI  - Gestor de tareas para hardware dinámicamente reconfigurable 2D
M3  - master thesis
ER  -