TY  - THES
AU  - Carballo Boullosa, Alfonso
AU  - Balbás Sánchez, Christian
A3  - Tenllado Van Der Reijden, Christian Tomás
A3  - Gómez Pérez, José Ignacio
PY  - 2021
UR  - https://hdl.handle.net/20.500.14352/10395
AB  - Hoy en día el acceso a memoria limita en gran medida el rendimiento de un procesador, por ello, es muy importante tener una jerarquía de memoria que reduzca en lo posible la latencia de acceso a memoria, siendo especialmente relevante el uso de...
AB  - Nowadays memory access greatly limits the performance of a processor, therefore, it is very important to have a memory hierarchy that reduces memory access latency as much as possible, that causes the use of cache memories to become especially...
LA  - spa
KW  - Caché
KW  - Memoria
KW  - Procesador
KW  - RISC-V
KW  - SweRV
KW  - SOC.
KW  - Cache
KW  - Memory
KW  - Processor
TI  - Integración de una caché de datos en el sistema en chip SweRVolf
T2  - Integration of a Data Cache in the SweRVolf System on Chip
M3  - bachelor thesis
ER  -