RT Generic
T1 Uso del CORE‐V Wally en las asignaturas del  Departamento de Arquitectura de Computadores y  Automática
A1 Chaver Martínez, Daniel Ángel
A1 Castro Rodríguez, Fernando
A1 Piñuel Moreno, Luis
A1 Prieto Matías, Manuel
A1 Mallasén Quintana, David
A1 de Mora Losada, Rubén
AB Este proyecto analiza la viabilidad de incorporar el SoC abierto CORE-V Wally como plataforma docente en las asignaturas del área de Arquitectura y Tecnología de Computadores del Departamento de Arquitectura de Computadores y Automática. Para ello se ha estudiado en profundidad el procesador, su documentación técnica y su potencial pedagógico, configurando además un entorno completo de simulación basado en Verilator, toolchain RISC-V y GTKWave.Durante el proyecto se han desarrollado actividades formativas reales —incluyendo un Trabajo Fin de Grado y su uso en la microcredencial UCM–OpenChip— que han permitido validar Wally como herramienta educativa. Asimismo, se han iniciado nuevas líneas de trabajo con implementaciones hardware del SoC en FPGA y con el desarrollo de periféricos open-hardware. El proyecto sienta las bases para una futura integración de Wally en diferentes asignaturas de grado y máster, consolidando su potencial como plataforma abierta, modificable y adecuada para la enseñanza de arquitectura de computadores.
YR 2025
FD 2025-12-17
LK https://hdl.handle.net/20.500.14352/129237
UL https://hdl.handle.net/20.500.14352/129237
LA spa
NO Proyecto de Innovación Docente INNOVA-Docencia UCM (Convocatoria 2024/2025).Nº de proyecto: PIMCD266/24-25.Incluye resultados aplicados en un TFG y en la microcredencial UCM–OpenChip.Documento depositado en abierto según requisitos del repositorio institucional DOCTA Complutense.
DS Docta Complutense
RD 24 ene 2026