%0 Generic
%A Corrales Pérez, David
%A Granados García , César
%A Domínguez Abad, Rafael
%T Estudio de técnicas de reconfiguración parcial dinámica de FPGAs: aplicación al procesamiento de imágenes digitales
%J Trabajos de curso (Departamento de Arquitectura de Computadores y Automática, FDI)
%D 2004
%U https://hdl.handle.net/20.500.14352/54415
%X El principal objetivo de nuestro proyecto era lograr lareconfiguración parcial dinámica sobre un FPGA Virtex 1000, es decir,poder reprogramar una determinada área de la FPGA para cambiar elcomportamiento de la misma sin necesidad de resetear el dispositivo.Por tanto, se pretendía que la FPGA siguiera funcionando normalmentey con el comportamiento inicial hasta el momento en que el área encuestión estuviera totalmente reprogramada, momento en el que laFPGA adoptaría el nuevo comportamiento derivado de la modificaciónde esa área.Un ejemplo sencillo de esta reconfiguración parcial es programarla FPGA para que filtre las imágenes que el usuario le vaya indicando.Inicialmente se carga un primer filtro, pero posteriormente se decideque se desea utilizar un filtro distinto. Pues bien, con la reconfiguraciónparcial no haría falta resetear la FPGA y programarla entera de nuevo,ya que lo único que se desea es reprogramar la parte de la FPGA que“contiene” el filtro que se desea cambiar, sino que simplemente habríaque cargar el nuevo filtro en la zona que ocupaba el anterior, dejandoinalterada el resto de la FPGA y permitiéndola que siguiera funcionandomientras tanto.Con este tipo de ejemplo es donde entra el otro objetivo de esteproyecto: conseguir utilizar módulos diseñados en VHDL dentro decódigo Handel-C, lenguaje muy parecido a C pero con ciertas directivaspara controlar la FPGA y comunicarse con ella.[ABSTRACT]The main goal of our project was to achieve dynamic partialreconfiguration on a FPGA Virtex 1000, it is said, to reprogramme andeterminated area of the FPGA to change its behaviour without havingto reset the device. Therefore, it was trying the FPGA continued workingnormaly and with the initial behavior until the mentioned area wasreprogrammed completely, moment at which the FPGA would get thenew behaviour derived from the modification of this area.A simple example of this partial reconfiguration is to programmethe FPGA to filter images the user was indicating. Initially it was loadthe first filter, but then it was decided it was wanted to use a differentfilter. With partial reconfiguration you don’t need to reset FPGA andreprogramme it full again, since the only thing is wanted is toreprogramme the area of the FPGA that contains the filter that iswanted to change, but simply it would have to load the new filter on thearea that the other filter was ocupping, letting untouched the rest of theFPGA and letting it to work meanwhile.With this kind of example the other goal of this project enters:to achieve to use VHDL modules in Handel-C code, a lenguage similar toC but with directives to control the FPGA and to communicate with it.
%~