TY  - GEN
AU  - Chocano Gómez, Abel
AU  - Prado Mota, Carlos del
A4  - Clemente Barreira, Juan Antonio
PY  - 2014
UR  - https://hdl.handle.net/20.500.14352/36265
AB  - Este proyecto presenta una implementación hardware de un controlador que gestiona de manera eficiente las reconfiguraciones que se realizan en tiempo de ejecución en un sistema que aplica cacheo de reconfiguraciones. Esta técnica consiste en utilizar...
AB  - This project presents a hardware implementation of a controller that manages efficiently the run-time reconfigurations in a system that applies reconfiguration caching. This technique consists on using an on-chip memory that acts as a cache and that...
LA  - spa
KW  - Hardware reconfigurable
KW  - Cacheo de configuraciones
KW  - Jerarquía de memoria de configuraciones
KW  - Mapeo de configuraciones
KW  - Controlador de configuraciones
KW  - FPGA
KW  - Virtex-5
KW  - Xilinx ISE
KW  - ICAP
TI  - Implementación hardware de un controlador de memoria cache de reconfiguraciones en VHDL
TY  - coursework
ER  -