RT Generic
T1 Modificación de la herramienta SimpleScalar para el estudio de las arquitecturas asíncronas
A1 Gutiérrez Sancho, Enrique
A1 García Casado, Natalia
AB El objetivo de nuestro proyecto consiste en desarrollar una herramienta que simule el comportamiento de una arquitectura asíncrona, para posteriormente realizar unestudio que demuestre que se puede un obtener un mayor rendimiento con este tipo de sistemas y que, por tanto, seria viable trabajar en el diseño de la misma.Para crear este simulador, partiremos de la herramienta simplescalar.SimpleScalar es un software de simulación de arquitecturas avanzadas, utilizado para el análisis de funcionamiento de programas y el modelado de microarquitecturas.Las herramientas de SimpleScalar se utilizan extensamente para la docencia e investigación, en el año 2000 más de un tercio de los investigadores en arquitectura de computadores utilizó SimpleScalar para evaluar sus diseños.Las herramientas se distribuyen con todo el código de fuente, haciendo posible que los usuarios amplíen SimpleScalar, y adapten modelos existentes a sus propias ideas.Además de distintos simuladores, SimpleScalar incluye herramientas de visualización del funcionamiento, análisis estadístico e infraestructura para su depuración.SimpleScalar fue creado por Todd Austin, auque las primeras versiones del sistema incluyeron contribuciones de Doug Burger y Guri Sohi, hoy, SimpleScalar es desarrollado y apoyado por SimpleScalar LLC.De los cinco simuladores incluidos en Simplescalar, nos centraremos en Sim-Outorder. Este simulador soporta ejecución especulativa y fuera de orden basada en elrenombramiento de registros. Partiendo del módulo sim-outorder, obtendremos uno nuevo que devuelva como salida tiempos correspondientes a una ejecución asíncronabasada en la distinción tanto de instrucciones, como de operandos utilizados.Una vez terminado este módulo, realizaremos una serie de pruebas que nos permitan llegar a una conclusión en nuestro estudio: por una parte ejecutaremos los benchmarks SPEC2000 para obtener resultados reales referentes a las  estadísticas de instrucciones ejecutadas y por otra, ejecutaremos distintos tests que serán procesados por el temporizador para comparar su rendimiento en ambas arquitecturas.
YR 2004
FD 2004
LK https://hdl.handle.net/20.500.14352/54422
UL https://hdl.handle.net/20.500.14352/54422
LA spa
NO Trabajo de la asignatura Sistemas Informáticos (Facultad de Informática, Curso 2003-2004)
DS Docta Complutense
RD 1 may 2024