2026-06-28T20:16:09Zhttps://docta.ucm.es/rest/oai/requestoai:docta.ucm.es:20.500.14352/1242392025-10-01T09:18:03Zcom_20.500.14352_1col_20.500.14352_8
Evaluación de arquitecturas basadas en la ISA RISC‐V
Evaluation of architectures based on the RISC-V ISA
Salmador Merino, Carlos Adrián
Del Barrio García, Alberto Antonio
Murillo Montero, Raúl
Debido a la creciente relevancia que están adquiriendo diseños hardware basados en arquitecturas que hacen uso de la ISA RISC-V, en este TFG se va a evaluar el núcleo CV32E40P, analizando su arquitectura, pipeline e implementación. Asimismo, van a realizarse simulaciones para comprobar su funcionamiento haciendo uso de instrucciones de la ISA, y se va a realizar la síntesis lógica del núcleo, analizando así datos como el área que ocupa, la potencia consumida y efectuando un análisis de tiempos estáticos. Para llevar a cabo todo esto se utilizarán herramientas como Verilator, GTKWave, Yosys y OpenSTA, presentándolas en conjunto a otras alternativas existentes que permiten la realización del mismo propósito, y a algunas que son complementarias. En adición a esto, también se cubrirá el flujo de diseño llevado a cabo para realizar una implementación ASIC, detallando los pasos que competen a este trabajo dentro de ese flujo. Y por último, se trata la importancia del uso y elección correcta de librerías de celdas estándar, así como información sobre
ellas.
2025-09-23T17:06:58Z
2025-09-23T17:06:58Z
2025-09-23T17:06:58Z
2025
bachelor thesis
https://hdl.handle.net/20.500.14352/124239
XXXX-XXXX
spa
http://creativecommons.org/licenses/by-nc-nd/4.0/
open access
Attribution-NonCommercial-NoDerivatives 4.0 International