Mozos Muñoz, DanielMaestro de la Cuerda, Juan Antonio2023-06-202023-06-202002978-84-669-1608-0https://hdl.handle.net/20.500.14352/61803Tesis de la Universidad Complutense de Madrid, Facultad de Ciencias Físicas, Departamento de Arquitectura de Computadores y Automática, leída el 28-06-1999El trabajo desarrollado en la presente tesis ha ido encaminado hacia la investigación de nuevas técnicas de estimación aplicadas al particionamiento hardware-software. Tradicionalmente, se ha venido utilizando una extensión de las metodologías diseñadas en el bien estudiado campo de la Síntesis de Alto Nivel. Si bien es cierto que estas técnicas han sido ampliamente contrastadas y probadas experimentalmente, los nuevos requerimientos del Codiseño hacen que se muestren insuficientes cuando son aplicadas a problemas con una cierta complejidad. De esta manera, la propuesta de un nuevo nivel de trabajo, denominado macroscópico, donde se definen una serie de datos y operaciones con un grado de abstracción mayor, da lugar al desarrollo de nuevas metodologías de estimación más acordes a las estrictas restricciones temporales habitualmente impuestas. En este sentido, se plantea el uso del menor número de detalles posible, caracterizando las tareas con información más generalista, y obviando los costosos datos producidos por las operaciones clásicas de planificación y asignación de hardware. Siguiendo la misma tendencia, y al estar los procesos de estimación orientados hacia un entorno de particionamiento, se ha presentado una nueva metodología dedicada a esta tarea, con el objetivo de reducir los elevados tiempos de comunicación habitualmente presentes. Este hecho se ha conseguido mediante la utilización de un nuevo método de agrupamiento automático. Todas las propuestas teóricas, tanto las relacionadas con la estimación como con el particionamiento, se han probado en un gran número de sistemas, creados en un entorno de generación diseñado dentro del marco general del trabajo.spadoctoral thesisopen accessHardware SoftwareHardwareSoftware3304.16 Diseño Lógico