Mecha López, HortensiaRezaei, MohammadrezaFernández Gamo, Javier2024-11-062024-11-062024https://hdl.handle.net/20.500.14352/110128Trabajo de Fin de Grado en Ingeniería de Computadores, Facultad de Informática UCM, Departamento de Arquitectura de Computadores y Automática, Curso 2024/2025.La idea de este proyecto surgió a partir del concepto de New Space, donde cada vez más centros de investigación, centros educativos y empresas están enviando al espacio numerosos satélites, en muchos casos con poco presupuesto, lo que implica que tengan que utilizar materiales de bajo coste. Por esta razón, se hace uso de dispositivos COTS (Commercial Off-The-Shelf), los cuales son dispositivos que no garantizan la protección frente a la radiación, ya que no han sido endurecidos, lo que permite que su coste sea más bajo. Para asegurar que estos dispositivos puedan usarse en los entornos a los que se van a enviar es necesario validar que los COTS van a cumplir unos requisitos, en este caso su resistencia a la radicación máxima que se prevé que vaya a recibir, es decir, medir su sección eficaz frente a distintas fuentes de radicación como electrones, protones, neutrones e iones pesados. Sabiendo las cantidades de radiación en las posibles órbitas de estos dispositivos, y conociendo su sección eficaz, se podrá concluir si son lo suficientemente seguros o no. Para calcular la sección eficaz de un dispositivo es necesario probar estos dispositivos (como por ejemplo memorias COTS). Las pruebas consisten en radiar las memorias con distintos tipos de partículas y comprobar si pueden mantener los datos, o bien se producen alteraciones de los mismos, lo que se suele llamar SEU (Single even upset), que es la alteración producida por una única partícula. Estos mismos se dividen en SBU (Sigle Bit Upset) si solo altera un bit de memoria o MCU (Multiple Cell Upset) si altera el contenido de varias celdas. A partir del recuento de SBUs y MCUs se calcula la sección eficaz del dispositivo, que es la medida de su vulnerabilidad frente a radiación. Debido a esto surge la necesidad de realizar un sistema capaz de leer y escribir en distintos tipos de memorias para poder llevar acabo estos experimentos.The idea for this project came from the concept of New Space, where each day more research centers, educational institutions, and companies are sending a lot of low-cost satellites into space, using COTS (Commercial Off-The-Shelf) devices, which are not guaranteed to be radiation-protected, allowing their cost to be lower. To ensure that these devices can be used in the environments they will be sent to, it’s necessary to validate that the COTS will be resistant enough to the maximum radiation they are expected to receive. For this reason, it is necessary to test these devices (for example COTS memories). This is going to be done by irradiating the memories and see if they can keep the data, understand how radiation affects them and determinate how much they can resist the radiation effects. This involves measuring their effective cross-section against various radiation sources such as electrons, protons, neutrons and heavy ions. Knowing the radiation levels in the possible orbits of these devices and understanding their effective cross-section, we can determine if they are safety enough. To calculate the effective cross-section of a device, it is necessary to test these devices (such as COTS memories). The tests involve irradiating the memories with different types of particles and verifying if they can maintain the data or not, which is commonly known as SEU (Single Event Upset), an alteration caused by a single particle. These can be further classified as SBU (Single Bit Upset) if only one memory bit is changed or MCU (Multiple Cell Upset) if the contents of multiple cells are affected. From the number of SBUs and MCUs, the effective cross-section of the device is calculated, which measures its vulnerability to radiation. By this, there is a need to develop a system capable of reading and writing on different types of memories to carry out these experiments.spaAttribution-NonCommercial-NoDerivatives 4.0 Internationalhttp://creativecommons.org/licenses/by-nc-nd/4.0/Controlador hw de memorias SPI, I2C y paralelas implementado en FPGASPI, I2C and parallel Memory hardware controller implemented on FPGAbachelor thesisopen access004(043.3)Controlador de memoriaFPGAVHDLI2CSPIQSPIParalelasMemory controllerParallelInformática (Informática)33 Ciencias Tecnológicas