Mozos Muñoz, DanielResano Ezcaray, Jesús JavierClemente Barreira, Juan Antonio2023-06-202023-06-202011-10-17978-84-694-8487-6https://hdl.handle.net/20.500.14352/47843Tesis de la Universidad Complutense de Madrid, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática, leída el 16-06-2011El principal objetivo de esta tesis es reducir, el impacto de las reconfiguraciones generadas por la ejecución de tareas en sistemas reconfigurables utilizados en entornos altamente dinámicos. Para ello, este trabajo propone un algoritmo de planificación que realiza parte de sus cálculos en tiempo de ejecución para de este modo adaptarse a los diferentes requerimientos computacionales del sistema. Por otro lado, el segundo objetivo de esta tesis es que la ejecución de este algoritmo no introduzca penalizaciones temporales significativas durante la ejecución de las aplicaciones. Para abordar este problema, este algoritmo realiza una gran parte de sus cálculos en tiempo de diseño. Además, para acelerar en lo posible la planificación en tiempo de ejecución, esta tesis propone una implementación del planificador en tiempo de ejecución utilizando los recursos reconfigurables disponibles en la FPGA destino, una Xilinx™ Virtex-II Pro XC2VP30. La etapa de planificación en tiempo de diseño analiza las tareas entrantes y obtiene información útil que será utilizada a continuación por la etapa en tiempo de ejecución. Esta última implementa una estrategia de reemplazo inteligente que favorece el reúso de las tareas cuyas reconfiguraciones generen las penalizaciones más significativas. Asimismo, el planificador en tiempo de ejecución también implementa una técnica de prebúsqueda de tareas que realiza las reconfiguraciones antes de que éstas sean demandadas, reduciendo así las latencias de reconfiguración. El algoritmo de planificación propuesto en esta tesis ha demostrado ser muy eficiente en la eliminación de los retardos por reconfiguración, llegando a ocultar hasta el 99% de las latencias por reconfiguración originales. Por otro lado, la implementación hardware propuesta genera retardos en tiempo ejecución que son insignificantes con respecto a los tiempos de ejecución de las tareas ejecutadas. En comparación con una versión software equivalente, estos retardos son tres órdenes de magnitud menores, lo cual demuestra la conveniencia de utilizar esta implementación hardware, ya que en sistemas empotrados, las restricciones temporales de las aplicaciones (especialmente multimedia) son normalmente muy exigentes. Todos estos experimentos se han realizado con aplicaciones multimedia reales.engdoctoral thesisopen access004.312(043.2)PlanificaciónSistemas reconfigurablesAplicaciones multimediaScheduling techniquesReconfigurable environmentsMultimedia applicationsHardware