Aceleración de técnicas de ajuste de bloques mediante el procesador Nios II

Botella Juan, GuillermoGonzález Rodríguez, Diego2023-06-182023-06-182015-02-06https://hdl.handle.net/20.500.14352/25624Tesis inédita de la Universidad Complutense de Madrid, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática, leída el 16-09-2014spaAceleración de técnicas de ajuste de bloques mediante el procesador Nios IINios II microprocessor-based acceleration of block-matching techniquesdoctoral thesisopen access004.31(043.2)004.312(043.2)Microprocesadoresfpga (hardware)MicroprocessorsField Programmable Gate ArraysHardware