Mecha López, HortensiaGarcía de Dios, Miguel Ángel2023-06-202023-06-202007https://hdl.handle.net/20.500.14352/54514Máster en Investigación en Informática, Facultad de Informática, Departamento de Arquitectura de Computadores, curso 2006-2007En esta memoria presentamos el desarrollo de un entorno de trabajo para estudiar distintas técnicas de ubicación de tareas en un sistema de hardware dinámicamente reconfigurable como es el de una FPGA. También sirve para permitir el estudio de distintas medidas de fragmentación para un estado concreto de la FPGA. Para ello se ha desarrollado una aplicación en Java formada por un interfaz gráfico en el cual podemos crear cualquier estado de ejecución de una FPGA del tamano deseado y visualizar el valor de la fragmentación a través de distintas medidas. Podemos crear una tarea y ver donde iría colocada esa tarea en función de la técnica de ubicación escogida. Y ademas podemos ejecutar un archivo compuesto por un lote de tareas y obtener de forma répida datos relevantes de la ejecución de ese lote de tareas en la FPGA.spaAtribución-NoComercial 3.0 Españahttps://creativecommons.org/licenses/by-nc/3.0/es/master thesisopen accessMultitarea Hardware 2DFPGATareas HWMERsHardwareHardware