Extensiones de punto flotante para el core SweRV EH1

Abstract

Las operaciones de punto flotante son muy importantes en muchos campos de la computación, como la inteligencia artificial o gráficos 3D. Sin embargo, muchos procesadores no están optimizados para realizar este tipo de operaciones, lo que puede limitar significativamente su rendimiento en ciertas aplicaciones. En este Trabajo Fin de Grado se lleva a cabo la adición de la unidad de punto flotante FPnew en el System on Chip (SoC) SweRVolf. Este SoC integra el procesador SweRV EH1 que utiliza la arquitectura RISC-V. Una vez completadas las modificaciones en el procesador, se efectúan una serie de pruebas de verificación para comprobar el correcto funcionamiento de la unidad integrada. El código desarrollado en este trabajo se puede encontrar en el repositorio de GitHub: https://github.com/aperea01/TFG-SweRV-EH1-FP

Floating point operations are very important in many fields of computing, such as artificial intelligence or 3D graphics. However, many processors are not optimized to perform these types of operations, which can significantly limit their performance in certain applications. In this Final Degree Project, the addition of the FPnew floating point unit in the SweRVolf System on Chip (SoC) is carried out. This SoC integrates the SweRV EH1 processor using RISC-V architecture. Once the processor modifications have been completed, a series of verification tests are performed to check the correct operation of the integrated unit. The code developed in this project can be found on the GitHub repository: https://github.com/aperea01/TFG-SweRV-EH1-FP