Detección de Soft Errors en Bloques Multiplicadores de Filtros FIR

Abstract

Este Trabajo Fin de Máster, que lleva por título: “Detección de Soft Errors en Bloques Multiplicadores de Filtros FIR” presenta un novedoso método para la detección de los fallos lógicos producidos en dichos circuitos electrónicos tras el impacto de partículas cósmicas, altamente energéticas. El Método descrito en este trabajo de Máster en Investigación Informática, se basa en la inclusión de un nuevo componente en la estructura habitual de todo Bloque Multiplicador: el Registro Check, y en la utilización de Nodos sin compensación de errores. El Registro Check aprovecha las precisas relaciones matemáticas que se establecen en todo Bloque Multiplicador de un Filtro FIR, de forma que a partir de los valores de entrada y salida de datos del Bloque, establece con seguridad plena si el Bloque Multiplicador ha operado correctamente o se ha producido algún Soft Error simple. Para asegurar la ausencia de compensación de errores en los Bloques Multiplicadores se utiliza el Método de Replicación Parcial de nodos. El Registro Check discrimina además si el Soft Error producido genera resultados inaceptables, que deben por tanto ser reprocesados y/o recalculados, o por el contrario solo ha alterado posiciones de los Nodos del Bloque Multiplicador, cuya influencia en el resultado final puede ser despreciada, al no afectar al nivel de precisión requerido en la fase de elección del Filtro FIR. Los Bloques Multiplicadores obtenidos con este método presentan menor complejidad estructural que la asociada a la fabricación de circuitos ASIC con Redundancia Dual Modular. El trabajo incluye el software específico para desarrollar el Método DetectError, implantándolo con facilidad en todo Bloque Multiplicador de un Filtro FIR. [ABSTRACT] This thesis, entitled: "Detecting Soft Errors in FIR Filter Multiplier Blocks" presents a novel method for detecting logical faults in FIR filter electronic circuits caused by the impact of highly energetic cosmic particles. The method described in this thesis for Master Degree in Computer Research, includes all the usual Multiplier Block structures, and a new register specially designed for this purpose, called Check Register. In addition requires compensating errors free Nodes. This register uses the precise mathematical relationships established around each Multiplier Block for every FIR filter. So for a known input and output data in the filter, a simple Soft Error can be confirmed automatically without a doubt or on the contrary if Multiplier Block has operated correctly. In order to assure no error compensation in Multiplier Blocks, Node Partial Replication Method will be used. Check Register discriminates whether the produced Soft Error generates unacceptable results, which must therefore be reprocessed and / or recalculated. or conversely only modifies Multiplier Block node positions, whose influence on the final result, the output of the block, can be neglected as a result of not affecting the level of accuracy required in the FIR filter choice phase. This new Multiplier Block requires less structural complexity than ASIC complexity associated to Dual Modular Redundancy (DMR) implementation. It is included the specific software developed to provide FIR Filter Multiplier Blocks all the functionality described above.