Creación de un IDS Hardware

Abstract

Internet aporta muchas ventajas y facilidades a usuarios y a empresas, en contraposición es una gran fuente de peligros siendo la principal entrada de ataques a una red. Esto ha supuesto que las empresas inviertan recursos en establecer y aplicar unas medidas y políticas de seguridad con el fin de protegerse de estos ataques. Una medida de seguridad puede ser el uso de un cortafuegos que controla y analiza toda la información que llega del exterior. Este dispositivo actúa, por lo tanto, como una primera línea de defensa. Como segunda línea de defensa se suele usar un Sistema de Detección de Intrusos (IDS). Su objetivo es la detección eficaz y rápida de posibles ataques para poder tratarlos lo antes posible. En este proyecto se propone la creación de un IDS hardware, pues conviene migrar parte del trabajo software a hardware para que estos dispositivos dispongan de un sistema operativo más reducido que sea menos susceptible de presentar vulnerabilidades. La implementación de este sistema se realizará sobre una FPGA y se basa en la traducción de reglas a expresiones regulares.

Internet provides several advantages and facilities to users and companies, in contrast it is a vast source of danger being the main entrance for any web attack. This has supposed that companies invest resources establishing and applying security measures and policies to protect themselves from these attacks. One of those security measures is often a firewall which controls and analyzes all the information that comes from outside. This device works as a first defense line. As a second defense line is usually used an Intrusion Detection System (IDS). Its objective is the fast and efficient detection of possible attacks for treating them as soon as possible. In this project a hardware IDS is presented, because it is convenient to migrate part of the software work to hardware so these devices have a more reduced operative system that is less sensitive to present vulnerabilities. This system’s implementation is going to be made over an FPGA and based on the rule to regular expression translation.