P-IBEX: acelerador posit en plataforma basada en RISC-V

Abstract

Las arquitecturas hardware se abren, progresivamente, al mundo Open Source. En este trabajo se introducirán las bases fundamentales de una arquitectura computacional RISC, profundizando en la ISA abierta RISC-V. Se expondrán los antecedentes de la arquitectura, su estructura y se comentarán algunos de los principales cores, hoy en día disponibles, junto con las herramientas para el desarrollo de RISC-V. Una vez introducidos los conceptos básicos, el núcleo del trabajo consistirá en el uso de la plataforma Ibex de LowRisc para el prototipado y la implementación de dos aceleradores hardware que calculen operaciones aritméticas con el formato numérico Posit introducido por John Gustafson. Se discutirán pruebas de concepto realizadas y a continuación la implementación de los módulos y los resultados obtenidos. Como parte final, las conclusiones del trabajo realzan la gran capacidad de la arquitectura RISC-V, así como sus claras ventajas frente a sus competidores.

Hardware architecture is slowly opening to Open Source world. In this BSc. thesis the fundamental bases of RISC and a detailed description into the open ISA RISC-V will be introduced. The architecture background, his structure, some available cores and tools for RISC-V development will be described. Once the basic concepts are introduced, the core of the thesis consists in the use of LowRisc’s Ibex project to prototipe and implement two hardware accelerators capable of computing John Gustarfson’s Posit arithmetic operations. Proofs of concept, the implementation of the modules and results will be discussed. Finally, the results will show the great capabilities and advantages that RISC-V has in contrast with his competitors.