Evaluación de rendimiento de bibliotecas numéricas sobre arquitecturas RISC-V con extensiones SIMD

Abstract

El auge de RISC-V como arquitectura de referencia para el desarrollo de nuevos procesadores ha experimentado, en los últimos años, un crecimiento muy destacable en múltiples ámbitos de aplicación. Con la introducción de capacidades SIMD (Single Instruction - Multiple Data) como extensión a dicha arquitectura, su utilización como arquitectura en el ámbito de la computación de altas prestaciones es a día de hoy una realidad. En este trabajo, se estudia la viabilidad de la arquitectura RISC-V, y específica- mente su extensión para soporte vectorial (RVV), para la aceleración del cómputo en bibliotecas matemáticas. Específicamente, se analizan las novedades y particularidades de RVV, así como su uso mediante instrucciones ensamblador e intrínsecas, comparando las ventajas e inconvenientes de ambos métodos y su rendimiento potencial en la aceleración de la biblioteca FFTW, ampliamente utilizada en múltiples aplicaciones que surgen en diversos ámbitos de la ciencia y la ingeniería. El objetivo del trabajo radica en la adaptación y evaluación de la biblioteca FFTW sobre tres arquitecturas RISC-V distintas con soporte vectorial (tanto en sus versiones 0.7 como 1.0), comparando las ganancias de rendimiento con respecto a otras arquitecturas de última generación ampliamente establecidas (Intel AVX-512 y ARM NEON), y evaluando los cambios necesarios que deben aplicarse en una biblioteca para adaptarse a una arquitectura SIMD de última generación. Finalmente, se analizará el rendimiento de FFTW antes y después de vectorización, para comprobar que efectivamente se ha mejorado su rendimiento.

RISC-V has experienced remarkable growth in several application areas in recent years and has become a reference architecture for the development of new processors. Thanks to the RVV extension, it now has capabilities for SIMD (Single Instruction- Multiple Data) operations, making it suitable for today’s high-performance computing. In this work, we study the feasibility of the RISC-V architecture, in particular its vector extension (RVV), for the acceleration of mathematical libraries. We analyze the features and peculiarities of RVV, as well as its use through assembly instructions and intrinsics, comparing the advantages and disadvantages of both methods and their potential performance in accelerating the FFTW library, which is widely used in many scientific and engineering applications. The goal of this work is to adapt and evaluate the FFTW library on three different RISC-V architectures with vector support (both in 0.7 and 1.0 versions), to compare the performance gains with respect to other widely used architectures (Intel AVX-512 and ARM NEON), and to evaluate the changes that need to be made to FFTW to adapt it to a state-of-the-art SIMD architecture. Finally, we will analyze the performance of FFTW before and after vectorization to verify that its performance has indeed been improved.