Técnicas HW/SW para reducir la presión sobre la Jerarquía de memoria

Abstract

Tomando como plataforma de evaluación uno de los tipos de procesador más extendidos, los RICS de 32 bits para sistemas empotrados, este trabajo se plantea dos objetivos distintos y complementarios. El primero tiene una perspectiva software y consiste en evaluar el impacto en la jerarquía de memoria de la asignación de registros llevada a cabo por el compilador. Para ello se estudiarán comparativamente diversos algoritmos de asignación empleando el mismo entorno experimental. el segundo objetivo, cuyo enfoque es hardware, consiste en diseñar un mecanismo de filtrado para reducir los accesos a la región de memoria de pila, originados por el desalojo de datos ubicados en registros y el paso de parámetros a funciones. La finalidad de este filtro es reducir el consumo de primer nivel de cache, una de las principales fuentes de disipación de energía del procesador.