Aviso: para depositar documentos, por favor, inicia sesión e identifícate con tu cuenta de correo institucional de la UCM con el botón MI CUENTA UCM. No emplees la opción AUTENTICACIÓN CON CONTRASEÑA
 

Data placement in NVM hybrid scratchpad-cache hierarchies

Loading...
Thumbnail Image

Official URL

Full text at PDC

Publication date

2024

Defense date

08/05/2024

Editors

Journal Title

Journal ISSN

Volume Title

Publisher

Universidad Complutense de Madrid
Citations
Google Scholar

Citation

Abstract

Traditional mamory technologies are facing significant limitations as the acaling process advances. The SRAM technology, typically used in different levels of on-chip cache hierarchies, is starting to show integration problems and a high static power consumption due to leakage currents. In the last years, several non-volatile memory technologies have been developed (PCM, ReRAM, STT-MRAM, SOT-MRAM, etc.) which solve some of the issues of traditional technologies but with important trade-offs, especially in latency and write energy. In this research thesis, the candidate has explored different solutions to create an efficient memory system architecture. The problem has been approached by mixing different elements and creating heterogeneous memory organizatiosn, both from a technology point of view (SRAM and STT-MRAM) and from a system point of view (hardware controlled cache and software controlled scratchpad)...
Las tecnologías de memoria tradicionales se enfrentan a limitaciones significativas a medida que avanza el proceso de escalado. Ka tecnología SRAM, típicamente utilizada en diferentes niveles de jerarquías de caché en el chip, está empezando a mostrar problemas de integración y un alto consumo estático de energía debido a corrientes de futa. En los últimos años, se han desarrollado varias tecnologías de memoria no volátil (PCM, ReRAM, SST-MRAM, SOT-MRAM, etc,) que resuelven algunos de los problemas de las tecnologías tradicionales, pero con importantes contrapartidas, especialmente en latencia y energía de escritura. En este trabajo doctoral, el candidato ha explorado diferentes soluciones para crear una arquitectura eficiente de sistema de memoria. El problema se abordó mezclando diferentes elementos y creando organizaciones de memoria heterogéneas, tanto desde un punto de vista tecnológico (SRAM y STT-MRAM) como desde un punto de vista de la gestión del sistema (la tradicional caché controlada por hardware frente a una scratchpad controlada por software)...

Research Projects

Organizational Units

Journal Issue

Description

Tesis inédita de la Universidad Complutense de Madrid, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática, leída el 8-5-2024.

Unesco subjects

Keywords

Collections