Uso del CORE‐V Wally en las asignaturas del Departamento de Arquitectura de Computadores y Automática

Abstract

Este proyecto analiza la viabilidad de incorporar el SoC abierto CORE-V Wally como plataforma docente en las asignaturas del área de Arquitectura y Tecnología de Computadores del Departamento de Arquitectura de Computadores y Automática. Para ello se ha estudiado en profundidad el procesador, su documentación técnica y su potencial pedagógico, configurando además un entorno completo de simulación basado en Verilator, toolchain RISC-V y GTKWave. Durante el proyecto se han desarrollado actividades formativas reales —incluyendo un Trabajo Fin de Grado y su uso en la microcredencial UCM–OpenChip— que han permitido validar Wally como herramienta educativa. Asimismo, se han iniciado nuevas líneas de trabajo con implementaciones hardware del SoC en FPGA y con el desarrollo de periféricos open-hardware. El proyecto sienta las bases para una futura integración de Wally en diferentes asignaturas de grado y máster, consolidando su potencial como plataforma abierta, modificable y adecuada para la enseñanza de arquitectura de computadores.