Aviso: para depositar documentos, por favor, inicia sesión e identifícate con tu cuenta de correo institucional de la UCM con el botón MI CUENTA UCM. No emplees la opción AUTENTICACIÓN CON CONTRASEÑA
 

Multiple cell upsets in the configuration RAM of a 7-nm FinFET SoC under heavy ions

dc.contributor.authorMayo, Jorge
dc.contributor.authorDurán, Cristina
dc.contributor.authorFranco Peláez, Francisco Javier
dc.contributor.authorCueto-Rodriguez, Juan
dc.contributor.authorKettunen, Heikki
dc.date.accessioned2025-01-22T16:49:47Z
dc.date.available2025-01-22T16:49:47Z
dc.date.issued2025-01-20
dc.description.abstractThis manuscript investigates the heavy ion effects on the novel 7-nm FinFET AMD (formerly, Xilinx) Versal SoC, namely on the configuration memory of the embedded FPGA. The experiment consisted in loading a program in a delidded device, irradiating in static mode and reading back the content. Several species and configurations were used to test the device. First of all, it was tested the efficiency of the XilSEM tool, provided by the manufacturer to fix erroneous bits. Second, this tool was disabled to find out the cross sections of the single event upsets of different multiplicities. Flipped upsets were classified using statistical techniques to reconstruct the multiple cell upsets. No multiple bit upset occurred and only 4-bit multiple cell upsets were observed in the worst cases, although it is clear that the cross section of the 2-bit multiple cell upsets is comparable to that of single bit upsets. Later, a strategy to carry out fault injection campaigns is proposed taking into account the knowledge acquired after the radiation tests, and the expected error rates in actual space environments is studied.
dc.description.abstractEste manuscrito investiga los efectos de iones pesados ​​en el nuevo SoC FinFET AMD (anteriormente, Xilinx) Versal de 7 nm, concretamente en la memoria de configuración del FPGA embebida. El experimento consistió en cargar un programa en un dispositivo desencapsulado, irradiarlo en modo estático y volver a leer el contenido. Se utilizaron varios iones y configuraciones para probar el dispositivo. En primer lugar, se probó la eficiencia de la herramienta XilSEM, proporcionada por el fabricante para corregir bits erróneos. En segundo lugar, se deshabilitó esta herramienta para averiguar las secciones transversales de las perturbaciones de un solo evento de diferentes multiplicidades. Las celdas alteradas se clasificaron utilizando técnicas estadísticas para reconstruir eventos múltiples. No se produjo ninguna perturbación de múltiples bits en la misma palabra y solo se observaron errores que afectaba a más de 4 bits en los peores casos, aunque está claro que la sección transversal de las perturbaciones de múltiples celdas de 2 bits es comparable a la de las perturbaciones de un solo bit. Posteriormente, se propone una estrategia para llevar a cabo campañas de inyección de fallos teniendo en cuenta el conocimiento adquirido después de las pruebas de radiación, y se estudian las tasas de error esperadas en entornos espaciales reales.
dc.description.departmentDepto. de Estructura de la Materia, Física Térmica y Electrónica
dc.description.facultyFac. de Ciencias Físicas
dc.description.refereedTRUE
dc.description.sponsorshipMinisterio de Ciencia e Innovación (España)
dc.description.sponsorshipEuropean Commission
dc.description.statuspub
dc.identifier.citationJ. Mayo, C. Durán, J. Cueto-Rodríguez, F. J. Franco, y H. Kettunen, «Multiple Cell Upsets in the Configuration RAM of a 7-nm FinFET SoC under Heavy Ions», IEEE Trans. Nucl. Sci., pp. 1-1, 2025, doi: 10.1109/TNS.2025.3531510.
dc.identifier.doi10.1109/TNS.2025.3531510
dc.identifier.essn1558-1578
dc.identifier.issn0018-9499
dc.identifier.officialurlhttps://dx.doi.org/10.1109/TNS.2025.3531510
dc.identifier.urihttps://hdl.handle.net/20.500.14352/115657
dc.journal.titleIEEE Transactions on Nuclear Science
dc.language.isoeng
dc.publisherIEEE
dc.relation.projectIDPID2020-112916GB-I00
dc.relation.projectIDinfo:eu-repo/grantAgreement/EC/H2020/101008126
dc.rightsAttribution-ShareAlike 4.0 Internationalen
dc.rights.accessRightsopen access
dc.rights.urihttp://creativecommons.org/licenses/by-sa/4.0/
dc.subject.cdu621.382.3
dc.subject.cdu621.38
dc.subject.cdu629.783
dc.subject.keywordFinFET
dc.subject.keywordFPGA
dc.subject.keywordHeavy ions
dc.subject.keywordSingle event effects
dc.subject.ucmCircuitos integrados
dc.subject.ucmElectrónica (Física)
dc.subject.ucmElectrónica (Informática)
dc.subject.unesco3304.08 Fiabilidad de Los Ordenadores
dc.subject.unesco2203.02 Elementos de Circuitos
dc.subject.unesco3324.01 Satélites Artificiales
dc.subject.unesco3307.90 Microelectrónica
dc.titleMultiple cell upsets in the configuration RAM of a 7-nm FinFET SoC under heavy ions
dc.typejournal article
dc.type.hasVersionAM
dspace.entity.typePublication
relation.isAuthorOfPublication662ba05f-c2fc-4ad7-9203-36924c80791a
relation.isAuthorOfPublication.latestForDiscovery662ba05f-c2fc-4ad7-9203-36924c80791a

Download

Original bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
TNS- 10.1109_TNS.2025.3531510-DOCTA.pdf
Size:
469.47 KB
Format:
Adobe Portable Document Format

Collections