Mecanismos de gestión de escrituras en sistemas con tecnologías de memoria no volátiles

Simple item page
dc.contributor.advisorCastro Rodríguez, Fernando
dc.contributor.advisorChaver Martínez, Daniel Ángel
dc.contributor.authorRodríguez Rodríguez, Roberto Alonso
dc.date.accessioned2023-06-18T03:49:54Z
dc.date.available2023-06-18T03:49:54Z
dc.date.defense2016-11-18
dc.date.issued2017-06-21
dc.descriptionTesis inédita de la Universidad Complutense de Madrid, Facultad de Informática, Departamento de Arquitectura de Computadores y Automática, leída el 18/11/2016
dc.description.abstractSince the beginning of computer systems, the memory subsystem has always been one of their essential components. However, the different pace of change between microprocessor and memory has become one of the greatest challenges that current designers have to address in order to develop more powerful computer systems. This problem, called memory gap, is further compounded by the limited scalability and the high energy consumption of conventional memory technologies (DRAM and SRAM), which has leaded to consider new non-volatile memory (NVM) technologies as potential candidates to replace them. Among NVMs, PCM and STT-RAM are currently postulated as the best alternatives. Although PCM and STT-RAM have significant advantages over DRAM and SRAM, they also suffer from some drawbacks that need to be mitigated before they can both be employed as memory technologies for the next computers generation. Notably, the slow and energy-hungry write operations on both technologies, and the limited endurance of PCM cells, which become unchangeable after performing a relatively reduced amount of writes on them, are the main constraints of PCM and STT-RAM technologies. This thesis presents two proposals aimed to efficiently manage the write operations on this kind of memories...
dc.description.abstractDesde el origen de los sistemas computacionales, el subsistema de memoria ha sido siempre uno de sus componentes fundamentales. Sin embargo, el diferente ritmo de evolución que han experimentado microprocesador y memoria se ha convertido en uno de los mayores desafíos que los diseñadores actuales deben abordar con el fin de desarrollar sistemas computacionales más potentes. A este problema, llamado brecha de memoria, se le suma la limitada escalabilidad y el elevado consumo de energía de las tecnologías de memoria convencionales (DRAM y SRAM), lo que ha llevado a considerar nuevas tecnologías de memoria no volátil (NVM por sus siglas en inglés) como posibles candidatas a reemplazar a las tecnologías convencionales. PCM y STT-RAM se postulan actualmente, entre las NVMs, como las mejores alternativas para ello. Aunque PCM y STT-RAM poseen ventajas significativas sobre DRAM y SRAM, también adolecen de algunos inconvenientes que deben ser mitigados antes de que puedan ser utilizadas como tecnologías de memoria en la próxima generación de computadores. En particular, el elevado coste de las operaciones de escritura sobre ambos tipos de tecnología (tanto en términos de consumo de energía como en términos de latencia), así como la limitada durabilidad de las celdas de memoria PCM, que se vuelven inmutables tras una cantidad de escrituras sobre las mismas relativamente reducida, constituyen los principales inconvenientes de las tecnologías PCM y STT-RAM. En esta tesis se presentan dos propuestas con el objetivo de gestionar de forma eficiente las escrituras sobre estos tipos de memoria...
dc.description.departmentDepto. de Arquitectura de Computadores y Automática
dc.description.facultyFac. de Informática
dc.description.refereedTRUE
dc.description.statusunpub
dc.eprint.idhttps://eprints.ucm.es/id/eprint/43472
dc.identifier.urihttps://hdl.handle.net/20.500.14352/22357
dc.language.isoeng
dc.page.total171
dc.publication.placeMadrid, España
dc.publisherUniversidad Complutense de Madrid
dc.rights.accessRightsopen access
dc.subject.cdu004.33(043.3)
dc.subject.cdu004.25(043.3)
dc.subject.keywordPCM
dc.subject.keywordPhase Change Memory
dc.subject.keywordEndurance
dc.subject.keywordFailing Cells
dc.subject.keywordMemory Hierarchy
dc.subject.keywordCache Replacement Policies
dc.subject.keywordgem5
dc.subject.keywordSTT-RAM
dc.subject.keywordReuse Detector
dc.subject.keywordReuse Locality
dc.subject.keywordWrite Reduction
dc.subject.keywordEnergy Savings
dc.subject.keywordPerformance
dc.subject.keywordPerformance Monitoring Counters
dc.subject.keywordPMCTrack
dc.subject.keywordCache Monitoring
dc.subject.keywordIntel CMT
dc.subject.keywordMemoria de Cambio de Fase
dc.subject.keywordDurabilidad
dc.subject.keywordCeldas Defectuosas
dc.subject.keywordJerarquía de Memoria
dc.subject.keywordPolíticas de Reemplazo de Cache
dc.subject.keywordReducción de Escrituras
dc.subject.keywordDetector de Reuso
dc.subject.keywordLocalidad de Reuso
dc.subject.keywordAhorro de Energía
dc.subject.keywordRendimiento
dc.subject.keywordContadores de Monitorización de Rendimiento
dc.subject.keywordMonitorización de Cache
dc.subject.ucmInformática (Informática)
dc.subject.ucmHardware
dc.subject.unesco1203.17 Informática
dc.titleMecanismos de gestión de escrituras en sistemas con tecnologías de memoria no volátiles
dc.title.alternativeWrite management mechanisms for systems with non-volatile memory technologies
dc.typedoctoral thesis
dspace.entity.typePublication
relation.isAdvisorOfPublication9aac3e41-2993-45aa-b0e1-7bae1dacd982
relation.isAdvisorOfPublication6b8b1488-47cc-441e-921b-c1e8042d627c
relation.isAdvisorOfPublication.latestForDiscovery9aac3e41-2993-45aa-b0e1-7bae1dacd982
relation.isAuthorOfPublication85692a5f-6c54-4a18-8332-7115db39b564
relation.isAuthorOfPublication.latestForDiscovery85692a5f-6c54-4a18-8332-7115db39b564
Download
Original bundle
Now showing 1 - 1 of 1
Thumbnail Image
Name:
T38969.pdf
Size:
5.66 MB
Format:
Adobe Portable Document Format
downoload Download
Collections
Tesis Doctorales