Aviso: para depositar documentos, por favor, inicia sesión e identifícate con tu cuenta de correo institucional de la UCM con el botón MI CUENTA UCM. No emplees la opción AUTENTICACIÓN CON CONTRASEÑA
 

Study and evaluation of several cache replacement policies on a commercial MIPS Processor

dc.contributor.advisorCháver Martínez, Daniel Ángel
dc.contributor.advisorPiñuel Moreno, Luis
dc.contributor.advisorSedano Algarabel, Enrique
dc.contributor.authorPinto Rivero, Daniel
dc.date.accessioned2023-06-21T06:19:00Z
dc.date.available2023-06-21T06:19:00Z
dc.date.issued2016
dc.degree.titleGrado en Ingeniería de Computadores
dc.descriptionTrabajo de Fin de Grado en Ingeniería de Computadores (Universidad Complutense, Facultad de Informática, curso 2015/2016)
dc.description.abstractActualmente, el rendimiento de los computadores es un tema candente. Existen importantes limitaciones físicas y tecnológicas en los semiconductores de hoy en día, por lo que se realiza un gran esfuerzo desde las universidades y la industria para garantizar la continuidad de la ley de Moore. Este proyecto está centrado en el estudio de la cache y la jerarquía de memoria, uno de los grandes temas en la materia. Para ello, hemos escogido MIPSfpga, una plataforma hardware abierta de Imagination Technologies, lo que nos ha permitido implementar y testear diferentes políticas de reemplazamiento como prueba de concepto, demostrando, además, las bondades de la plataforma.
dc.description.abstractComputer performance is a hot topic today. With the technological and physical limitations in semiconductors to solve, a lot of effort is put from universities and industries trying to bring new architecture improvements to keep the Moore’s law rolling. In this project, we aim to study caches and memory hierarchy, one of the big topics in computer performance. For that, we have chosen MIPSfpga, an open hardware platform from Imagination Technologies, which allowed us to implement and test different cache replacement policies as a prove of concept and to show the possibilities of the platform.
dc.description.departmentDepto. de Arquitectura de Computadores y Automática
dc.description.facultyFac. de Informática
dc.description.refereedTRUE
dc.description.statusunpub
dc.eprint.idhttps://eprints.ucm.es/id/eprint/38552
dc.identifier.urihttps://hdl.handle.net/20.500.14352/66051
dc.language.isoeng
dc.page.total44
dc.rightsAtribución-NoComercial 3.0 España
dc.rights.accessRightsopen access
dc.rights.urihttps://creativecommons.org/licenses/by-nc/3.0/es/
dc.subject.cdu004.3(043.3)
dc.subject.cdu004.312(043.3)
dc.subject.cdu621.382.3(043.3)
dc.subject.keywordLey de Moore
dc.subject.keywordRendimiento
dc.subject.keywordCache
dc.subject.keywordJerarquía de memoria
dc.subject.keywordHardware abierto
dc.subject.keywordMIPSfpga
dc.subject.keywordMoore’s law
dc.subject.keywordPerformance
dc.subject.keywordMemory hierarchy
dc.subject.keywordOpen hardware
dc.subject.ucmHardware
dc.titleStudy and evaluation of several cache replacement policies on a commercial MIPS Processor
dc.typebachelor thesis
dspace.entity.typePublication
relation.isAdvisorOfPublication2ce782af-0e05-45eb-b58a-d2efffec6785
relation.isAdvisorOfPublication.latestForDiscovery2ce782af-0e05-45eb-b58a-d2efffec6785

Download

Original bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
TG 2016-28.pdf
Size:
763.57 KB
Format:
Adobe Portable Document Format