Evaluación de arquitecturas basadas en la ISA RISC‐V

Abstract

Debido a la creciente relevancia que están adquiriendo diseños hardware basados en arquitecturas que hacen uso de la ISA RISC-V, en este TFG se va a evaluar el núcleo CV32E40P, analizando su arquitectura, pipeline e implementación. Asimismo, van a realizarse simulaciones para comprobar su funcionamiento haciendo uso de instrucciones de la ISA, y se va a realizar la síntesis lógica del núcleo, analizando así datos como el área que ocupa, la potencia consumida y efectuando un análisis de tiempos estáticos. Para llevar a cabo todo esto se utilizarán herramientas como Verilator, GTKWave, Yosys y OpenSTA, presentándolas en conjunto a otras alternativas existentes que permiten la realización del mismo propósito, y a algunas que son complementarias. En adición a esto, también se cubrirá el flujo de diseño llevado a cabo para realizar una implementación ASIC, detallando los pasos que competen a este trabajo dentro de ese flujo. Y por último, se trata la importancia del uso y elección correcta de librerías de celdas estándar, así como información sobre ellas.